From d6611f62ddd62921a7b9bb9053ec7d488ac91e11 Mon Sep 17 00:00:00 2001
From: Uwe Hermann <uwe@hermann-uwe.de>
Date: Fri, 17 Jul 2009 23:05:01 +0200
Subject: [PATCH] Add all base addresses for peripherals as per datasheet.

---
 include/libopenstm32/gpio.h      | 16 ++++-----
 include/libopenstm32/memorymap.h | 57 ++++++++++++++++++++++++++++++--
 2 files changed, 63 insertions(+), 10 deletions(-)

diff --git a/include/libopenstm32/gpio.h b/include/libopenstm32/gpio.h
index 482d3485..47551bf6 100644
--- a/include/libopenstm32/gpio.h
+++ b/include/libopenstm32/gpio.h
@@ -23,14 +23,14 @@
 
 #include "libopenstm32.h"
 
-/* GPIO port base addresses */
-#define GPIO_BASE_A			(PERIPH_BASE_APB2 + 0x0800)
-#define GPIO_BASE_B			(PERIPH_BASE_APB2 + 0x0c00)
-#define GPIO_BASE_C			(PERIPH_BASE_APB2 + 0x1000)
-#define GPIO_BASE_D			(PERIPH_BASE_APB2 + 0x1400)
-#define GPIO_BASE_E			(PERIPH_BASE_APB2 + 0x1800)
-#define GPIO_BASE_F			(PERIPH_BASE_APB2 + 0x1c00)
-#define GPIO_BASE_G			(PERIPH_BASE_APB2 + 0x2000)
+/* GPIO port base addresses (for convenience) */
+#define GPIOA				GPIO_PORT_A_BASE
+#define GPIOB				GPIO_PORT_B_BASE
+#define GPIOC				GPIO_PORT_C_BASE
+#define GPIOD				GPIO_PORT_D_BASE
+#define GPIOE				GPIO_PORT_E_BASE
+#define GPIOF				GPIO_PORT_F_BASE
+#define GPIOG				GPIO_PORT_G_BASE
 
 /* Register offsets */
 #define GPIO_CTRL_LO			0x00	/* 32 bit */
diff --git a/include/libopenstm32/memorymap.h b/include/libopenstm32/memorymap.h
index 7fab4e9f..0cf42e68 100644
--- a/include/libopenstm32/memorymap.h
+++ b/include/libopenstm32/memorymap.h
@@ -27,7 +27,60 @@
 #define PERIPH_BASE_APB2		(PERIPH_BASE + 0x10000)
 #define PERIPH_BASE_AHB			(PERIPH_BASE + 0x18000)
 
-/* FIXME? */
-/* #define PERIPH_BASE_AHB			(PERIPH_BASE + 0x28000) */
+/* Register boundary addresses */
+
+/* APB1 */
+#define TIM2_BASE			(PERIPH_BASE_APB1 + 0x0000)
+#define TIM3_BASE			(PERIPH_BASE_APB1 + 0x0400)
+#define TIM4_BASE			(PERIPH_BASE_APB1 + 0x0800)
+#define TIM5_BASE			(PERIPH_BASE_APB1 + 0x0c00)
+#define TIM6_BASE			(PERIPH_BASE_APB1 + 0x1000)
+#define TIM7_BASE			(PERIPH_BASE_APB1 + 0x1400)
+#define RTC_BASE			(PERIPH_BASE_APB1 + 0x2800)
+#define WWDG_BASE			(PERIPH_BASE_APB1 + 0x2c00)
+#define IWDG_BASE			(PERIPH_BASE_APB1 + 0x3000)
+#define SPI2_I2S_BASE			(PERIPH_BASE_APB1 + 0x3800)
+#define SPI3_I2S_BASE			(PERIPH_BASE_APB1 + 0x3c00)
+#define USART2_BASE			(PERIPH_BASE_APB1 + 0x4400)
+#define USART3_BASE			(PERIPH_BASE_APB1 + 0x4800)
+#define UART4_BASE			(PERIPH_BASE_APB1 + 0x4c00)
+#define UART5_BASE			(PERIPH_BASE_APB1 + 0x5000)
+#define I2C1_BASE			(PERIPH_BASE_APB1 + 0x5400)
+#define I2C2_BASE			(PERIPH_BASE_APB1 + 0x5800)
+#define USB_DEV_FS_BASE			(PERIPH_BASE_APB1 + 0x5c00)
+#define USB_CAN_SRAM_BASE		(PERIPH_BASE_APB1 + 0x6000)
+#define BX_CAN1_BASE			(PERIPH_BASE_APB1 + 0x6400)
+#define BX_CAN2_BASE			(PERIPH_BASE_APB1 + 0x6800)
+#define BACKUP_REGS_BASE		(PERIPH_BASE_APB1 + 0x6c00)
+#define POWER_CONTROL_BASE		(PERIPH_BASE_APB1 + 0x7000)
+#define DAC_BASE			(PERIPH_BASE_APB1 + 0x7400)
+
+/* APB2 */
+#define AFIO_BASE			(PERIPH_BASE_APB2 + 0x0000)
+#define EXTI_BASE			(PERIPH_BASE_APB2 + 0x0400)
+#define GPIO_PORT_A_BASE		(PERIPH_BASE_APB2 + 0x0800)
+#define GPIO_PORT_B_BASE		(PERIPH_BASE_APB2 + 0x0c00)
+#define GPIO_PORT_C_BASE		(PERIPH_BASE_APB2 + 0x1000)
+#define GPIO_PORT_D_BASE		(PERIPH_BASE_APB2 + 0x1400)
+#define GPIO_PORT_E_BASE		(PERIPH_BASE_APB2 + 0x1800)
+#define GPIO_PORT_F_BASE		(PERIPH_BASE_APB2 + 0x1c00)
+#define GPIO_PORT_G_BASE		(PERIPH_BASE_APB2 + 0x2000)
+#define ADC1_BASE			(PERIPH_BASE_APB2 + 0x2400)
+#define ADC2_BASE			(PERIPH_BASE_APB2 + 0x2800)
+#define TIM1_BASE			(PERIPH_BASE_APB2 + 0x2c00)
+#define SPI1_BASE			(PERIPH_BASE_APB2 + 0x3000)
+#define TIM8_BASE			(PERIPH_BASE_APB2 + 0x3400)
+#define USART1_BASE			(PERIPH_BASE_APB2 + 0x3800)
+#define ADC3_BASE			(PERIPH_BASE_APB2 + 0x3c00)
+
+/* AHB */
+#define SDIO_BASE			(PERIPH_BASE_AHB + 0x00000)
+#define DMA1_BASE			(PERIPH_BASE_AHB + 0x08000)
+#define DMA2_BASE			(PERIPH_BASE_AHB + 0x08400)
+#define RCC_BASE			(PERIPH_BASE_AHB + 0x09000)
+#define FLASH_MEM_INTERFACE_BASE	(PERIPH_BASE_AHB + 0x0a000)
+#define CRC_BASE			(PERIPH_BASE_AHB + 0x0b000)
+#define ETHERNET_BASE			(PERIPH_BASE_AHB + 0x10000)
+#define USB_OTG_FS_BASE			(PERIPH_BASE_AHB + 0x10000000)
 
 #endif